Was ist ein SOIC-Gehäuse?
Das SOIC-Gehäuse (Small Outline Integrated Circuit) ist eine Art oberflächenmontierbares IC-Gehäuse, das in der Elektronikindustrie weit verbreitet ist. Es wurde erstmals 1985 vom Elektronikunternehmen Texas Instruments eingeführt. Das SOIC-Gehäuse ist ein rechteckiges Kunststoffgehäuse mit Anschlüssen an zwei Seiten. Die Anschlüsse sind nach unten gebogen und haben einen Abstand von 1,27 mm (0,05 Zoll).
Das SOIC-Gehäuse ist für die Montage auf einer Leiterplatte (PCB) unter Verwendung der Oberflächenmontagetechnologie (SMT) ausgelegt. Bei der SMT werden die Anschlüsse des Gehäuses direkt auf die Leiterplatte gelötet, anstatt sie durch Löcher in der Platine zu stecken.
Entwicklung von SOIC-Gehäusen
Das SOIC-Gehäuse wurde entwickelt, um das größere Dual Inline Package (DIP) zu ersetzen, das zu dieser Zeit in der Elektronikindustrie üblicherweise verwendet wurde. Das DIP-Gehäuse war sperrig und benötigte viel Platz auf der Platine, wodurch die Anzahl der Komponenten, die auf einer Leiterplatte untergebracht werden konnten, begrenzt war.
Das SOIC-Gehäuse wurde kleiner und kompakter gestaltet, sodass mehr Bauteile auf einer Leiterplatte untergebracht werden konnten. Das Gehäuse wurde außerdem für die Montage auf der Oberfläche der Leiterplatte konzipiert, wodurch der Platzbedarf auf der Leiterplatte weiter reduziert wurde.
SOIC-Gehäusetypen
Es gibt verschiedene Arten von SOIC-Gehäusen, die jeweils ihre eigenen Merkmale und Spezifikationen aufweisen. Die gängigsten Arten von SOIC-Gehäusen sind:
Das SOIC-Gehäuse mit schmalem Körper (manchmal auch als SOx_N oder SOICx_N bezeichnet) ist eine Art von SOIC-Gehäuse, das im Vergleich zu den beiden anderen Typen eine geringere Breite aufweist.
Das SOIC-Gehäuse mit breitem Körper (manchmal auch als SOx_W oder SOICx_W bezeichnet) ist eine größere Version des SOIC-Gehäuses mit schmalem Körper, wobei sich die Unterschiede hauptsächlich auf die Abmessungen von WB und WL konzentrieren.
Das Micro-SOIC-Gehäuse ist ein weiterer Typ von SOIC-Gehäuse, das nur für 8-polige oder 10-polige ICs entwickelt wurde. Dieses Gehäuse ist kleiner als die beiden anderen Typen und hat einen Pin-Abstand von 0,5 mm.
SOIC-Gehäuseabmessungen
Die Abmessungen des SOIC-Gehäuses können je nach Anzahl der Pins variieren. Hier ist eine Tabelle mit den gängigen SOIC-Gehäusegrößen und ihren Abmessungen:
| Package Size | Body Width (mm) | Body Length (mm) | Pin Count |
|---|---|---|---|
| SOIC-8 | 3.91 | 4.9 | 8 |
| SOIC-14 | 3.91 | 8.65 | 14 |
| SOIC-16 | 3.91 | 9.9 | 16 |
| SOIC-20 | 3.91 | 12.8 | 20 |
| SOIC-24 | 3.91 | 14.4 | 24 |
| SOIC-28 | 3.91 | 15.4 | 28 |
JEDEC- und JEITA/EIAJ-Standard
JEDEC steht für Joint Electron Device Engineering Council, während JEITA/EIAJ für Japan Electronics and Information Technology Industries Association / Electronic Industries Association of Japan steht. Es handelt sich um zwei Branchenorganisationen, die Standards für elektronische Bauteile entwickeln und veröffentlichen, darunter auch integrierte Schaltkreise wie SOIC.
Der JEDEC-Standard für SOIC ist MS-012, der ein Kunststoffgehäuse mit zwei kleinen Konturen und einer Pin-Teilung von 1,27 mm, einer Gehäusebreite von 3,9 mm und verschiedenen Pin-Anzahlen von 8 bis 28 spezifiziert.
Der JEITA/EIAJ-Standard für SOIC ist ED-7300, der ein Kunststoffgehäuse mit kleiner Umrandung mit einem Pin-Abstand von 1,27 mm, einer Gehäusebreite von 5,3 mm (Typ II) oder 7,5 mm (Typ III) und verschiedenen Pin-Anzahlen von 8 bis 48 spezifiziert.
Bitte beachten Sie:
- EIAJ verwendet üblicherweise SOP (5,3 mm Gehäusebreite);
- JEDEC verwendet üblicherweise SOIC (mit zwei Gehäusebreiten: 3,9 mm und 7,5 mm);
Einige Unternehmen halten sich jedoch nicht an diese Konventionen, wie beispielsweise UTC, das SOP (mit zwei Gehäusebreiten: 3,9 mm und 7,5 mm) verwendet;
Es gibt auch viele Hersteller, die SO, DSO, SOL usw. verwenden.
Vergleich zwischen JEDEC und JEITA/EIAJ
Die in den Normen JEDEC und JEITA/EIAJ festgelegten Abmessungen für SOP-Gehäuse unterscheiden sich voneinander und sind nicht miteinander kompatibel. Die Hauptunterschiede zwischen den beiden Normen spiegeln sich in den Werten für die Gehäusebreite (WB) und die Anschlussbreite (WL) wider. Die folgende Tabelle zeigt die Werte für WB und WL für häufig verwendete SOP-Gehäuse gemäß diesen beiden Normen:
| Pin Count | WB (JEDEC) | WB (EIAJ) | WL (JEDEC) | WL (EIAJ) |
|---|---|---|---|---|
| 8 | 150 mil (3.8 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm) |
310 mil (7.9 mm) |
| 14 | 150 mil (3.8 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm) |
310 mil (7.9 mm) |
| 16 | 150 mil (3.8 mm)/ 300 mil (7.5 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm)/ 400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 18 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 20 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 24 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
Hinweis: „WB“ steht für die Breite des Körpers, „WL“ für die Breite der Führung.
SOIC-Anwendung
- Operationsverstärker und Spannungsregler. (SOIC-8)
- Timer und Zähler. (SOIC-14)
- Mikrocontroller und Speicherchips. (SOIC-16)
- Analog-Digital-Wandler (ADCs) und Digital-Analog-Wandler (DACs). (SOIC-20)
- Mikroprozessoren und digitale Signalprozessoren (DSPs). (SOIC-28)
SOIC Abkürzung und Bedeutung
| Abbreviation | Meaning |
|---|---|
| SOP | Small Outline Package |
| DSO | Dual Small Outline Package |
| SO | Small Outline |
| SOL | Small Outline L-leaded package |
| SOIC | Small Outline Integrated Circuit |
| SOW | Small Outline Package (Wide-Type) |
| SSOP | Shrink Small Outline Package |
| VSOP | Very Small Outline Package |
| VSSOP | Very Shrink Small Outline Package |
| TSOP | Thin Small Outline Package |
| TSSOP | Thin Shrink Small Outline Package |
| MSOP | Mini Small Outline Package |
| SOJ | Small Outline J-Leaded Package |
| SOT | Small Outline Transistor (sometimes called SC) |
Technische Prüfungen für SOIC package footprint, soldering, and inspection
Bevor SOIC package footprint, soldering, and inspection in PCB-, Firmware-, Reparatur- oder Validierungsabläufen genutzt wird, sollten die Punkte geprüft werden, die über zuverlässiges Verhalten entscheiden.
Design- und Fehleranalyse-Checkliste
| Bereich | Prüfen | Warum wichtig |
|---|---|---|
| Footprint | Check pitch, body width, lead span, toe/heel fillets, and IPC land-pattern class | SOIC variants look similar but require different pads |
| Assembly | Control paste aperture, stencil thickness, reflow profile, and component alignment | Solder bridges and insufficient fillets are common on dense SOIC layouts |
| Inspection | Inspect polarity mark, pin 1, coplanarity, solder wetting, and rework temperature | Good package handling prevents latent field failures |
Diese Prüfungen verbinden die Suchintention zu SOIC package mit realen Board-Entscheidungen, Bauteilauswahl und Fehleranalyse.
SOIC package layout checklist - SOIC package
Diese SOIC package layout checklist hilft, SOIC package mit Blick auf pin pitch, body width, gull-wing lead geometry, land pattern, solder fillet, thermal limits, and inspection access zu pruefen. Nutzen Sie die Kontrolle vor der Schaltplanfreigabe, vor dem Footprint-Release und nach den ersten PCB-Messungen.
Praktische Checkliste
- Verify the package pitch and body width against the component drawing before footprint release.
- Check toe, heel, and side solder fillet targets for the assembly class and inspection method.
- Reserve enough clearance for rework tools when the SOIC package sits near connectors or shields.
FAQ
Wann sollte SOIC package geprueft werden? Pruefen Sie SOIC package vor dem Layout-Freeze und erneut nach realen Messungen.
