IEC 61189: Méthodes d’essai standard pour les assemblages électroniques

Table des Matières

An artistic cover design featuring a translucent, holographic schematic of a circuit board overlaid with three transparent technical diagrams: a material strength bar graph, an electrical sine wave, and a chemical molecular structure, with the text "IEC 61189" centered.

Appliquer IEC 61189 avec la bonne partie et le bon spécimen

IEC 61189 est une famille en plusieurs parties consacrée aux matériaux, cartes et assemblages électroniques ; un résultat reproductible exige donc la partie, la méthode, l’édition, la géométrie du spécimen et le conditionnement exacts. La série ne fournit pas une limite universelle : l’acceptation vient généralement de la spécification d’achat, de l’exigence produit ou du plan client. Des méthodes au nom proche peuvent employer d’autres électrodes, durées, climats ou calculs. Près d’une limite contractuelle, incluez incertitude et écarts autorisés.

  • Définir la propriété : préciser si l’essai porte sur matériau, carte nue ou assemblage.
  • Citer la méthode complète : indiquer partie, identifiant, édition et annexe applicable.
  • Préparer le spécimen : maîtriser dimensions, nettoyage, préconditionnement, orientation et environnement.
  • Vérifier l’appareil : employer le montage prescrit avec étalonnage traçable et précision suffisante.
  • Trouver la limite : séparer les observations de l’exigence qui décide l’acceptation.

Votre référence interactive pour les méthodes d'essai sur les matériaux pour cartes imprimées et assemblages électroniques.

Navigateur des Parties : Portée et Focus

Cliquez sur une partie ci-dessous pour voir son focus spécifique au sein de la norme. Cela aide à définir quelles méthodes d'essai sont pertinentes pour votre composant ou processus.

Aperçu de la Norme

La CEI 61189 est la norme internationale fondamentale définissant les méthodes d'essai pour les matériaux électriques, les cartes de circuits imprimés (PCB) et l'électronique assemblée. Elle garantit la fiabilité, le contrôle qualité et la comparabilité entre les différents processus de fabrication à l'échelle mondiale.

  • Objectif principal : Définir des procédures d'essai uniformes et reproductibles pour toutes les étapes de la fabrication électronique.
  • Révision actuelle : 2024 (diverses parties mises à jour à différents moments).

Sélectionnez une Méthode d'Essai Principale

Explorez les détails techniques et l'objectif des tests de fiabilité les plus critiques couverts par la norme.

Résistance d'Isolation de Surface (SIR)

Pertinent pour la Partie -5 et la Partie -3

Le test SIR est une mesure critique de la fiabilité à long terme des assemblages électroniques, évaluant spécifiquement la propreté et les propriétés d'isolation des matériaux ainsi que des résidus de flux après soudure. Il mesure la résistance entre deux conducteurs adjacents dans des conditions contrôlées de température et d'humidité.

Diagramme Conceptuel : Motif de Test SIR

Métriques d'Impact Global

6+

Parties Principales

50+

Méthodes d'Essai Définies

1996

Publication Initiale

Global

Taux d'Adoption

Adoption Industrielle de la CEI 61189

La rigueur des tests requis corrèle directement avec le risque industriel et l'environnement réglementaire.

À Propos De L'Auteur

Picture of Aidan Taylor
Aidan Taylor

Je suis Aidan Taylor et j'ai plus de 10 ans d'expérience dans le domaine de l'ingénierie inverse des PCB, de la conception des PCB et du déverrouillage IC.

Partager

Après Recommandée

Besoin D'Aide?

Retour en haut

Devis Immédiat

Instant Quote