Häufiges Problem beim PCB-Design

Inhaltsverzeichnis

PCB-Design-Probleme

Bohrloch

  • Problem:
    Unregelmäßiges Lochringdesign
  • Risiko:
    Kann zu Verwirrung hinsichtlich der Lochattribute führen
  • Empfehlung: Der
    Lochring sollte ein Hohlring sein
  • Problem:
    Löcher ohne Drahtverbindungen
  • Risiko:
    Kann zu falschen Lochattributen führen
  • Empfehlung: Locheigenschaften in
    den Quelldateien klar definieren
  • Problem:
    Schlitzlöcher und kreisförmige Löcher überlappen sich
  • Risiko: Der erforderliche
    Lochtyp kann nicht bestimmt werden
  • Empfehlung:
    Wenn beide gebohrt werden müssen, entwerfen Sie sie in der Bohrschicht oder entfernen Sie eines der Löcher.
  • Problem: In der
    Unterlochschicht entworfene Schlitzlöcher
  • Risiko:
    Kann zum Verlust von Schlitzbohrungen führen
  • Empfehlung:
    Entwerfen Sie Schlitzbohrungen in der Bohrschicht
  • Problem: In der Bohrschicht
    entworfene kreisförmige Löcher
  • Risiko:
    Kann zum Verlust von Schlitzlöchern führen
  • Empfehlung:
    Entwerfen Sie kreisförmige Löcher in der Unterlochschicht
  • Problem:
    Der Abstand zwischen den Steckerlöchern ist zu gering
  • Risiko:
    Kann zu einer Verformung der Lötpads, einer Verringerung der Lötfläche und zu kalten Lötstellen führen
  • Empfehlung:
    Verringern Sie den Durchmesser der fertigen Löcher oder vergrößern Sie den Abstand zwischen den Löchern.
  • Problem:
    Achtförmiges Lochdesign
  • Risiko:
    Kann zu Graten an den Lochwänden und starkem Abblättern des Kupfers führen
  • Empfehlung: Abstand der
    achtförmigen Löcher vergrößern oder durch Langlöcher ersetzen
  • Problem: Die
    Endgröße der Durchkontaktierungen überschreitet 0,2 mm
  • Risiko:
    Kann die Wirksamkeit der Verstopfung beeinträchtigen
  • Empfehlung:
    Vermeiden Sie es, Durchkontaktierungen mit mehreren Lochgrößen zu entwerfen; der Unterschied zwischen den Ringabständen sollte 0,2 mm nicht überschreiten.
  • Problem:
    Abstand der Durchkontaktierungen zum Leiterplattenrand ist zu gering
  • Risiko:
    Kann zu Kupferleckagen an den Leiterplattenkanten führen
  • Empfehlung:
    Der Abstand zwischen Durchkontaktierungen und Leiterplattenrand sollte größer als 10 mil sein
  • Problem:
    Bohren von Löchern in ICs und kleinen Lötpads
  • Risiko:
    Verringert die Lötfläche, führt zu Pad-Brüchen und kann zu Lötproblemen führen
  • Empfehlung:
    Vermeiden Sie das Bohren von Durchkontaktierungen in der Nähe kleiner Lötpads.

Routing

  • Problem:
    Getrennte Leiterbahnen, die zu Kurzschlüssen neigen
  • Risiko:
    Hohes Risiko von Kurzschlüssen während der Produktion
  • Empfehlung:
    Vermeiden Sie die Konstruktion getrennter Leiterbahnen
  • Problem:
    Freiliegende Kupferbahnen an den Kanten der Leiterplatte
  • Risiko:
    Können mit gefrästen Leiterbahnen verwechselt werden
  • Empfehlung:
    Entwerfen Sie blanke Kupferbahnen nur auf Lötmaskenlagen.
  • Problem:
    Vermischung von Leiterplatten mit deutlich unterschiedlichen Kupferrückstandsraten
  • Risiko:
    Führt zu einer ungleichmäßigen Verteilung des Kupfers in Bereichen mit geringer Rückstandsrate
  • Empfehlung: Leiterplatten mit großen Unterschieden
    in den Kupferrückstandsraten getrennt produzieren
  • Problem:
    Keine Unterscheidung zwischen Kupferguss und verschiedenen Leiterbahnen (z. B. Impedanzleiterbahnen)
  • Risiko:
    Erhöht die Entwicklungszeit und die Kosten
  • Empfehlung:
    Unterscheiden Sie zwischen Kupferguss und Leiterbahnbreiten.
  • Problem:
    Vorhandensein von Schnittspuren
  • Risiko:
    Fabriken können nicht feststellen, ob solche abgeschnittenen Spuren normal sind
  • Empfehlung: Regelmäßigkeit in der
    Konstruktionsdokumentation sicherstellen
  • Problem:
    Kupfer, das am Rand der Platine liegt, kann die Position des Fräsers nicht vermeiden
  • Risiko:
    Fabriken könnten eine solche Kupferbreite als unwirksam ansehen
  • Empfehlung: Vermeiden
    Sie bei der Gestaltung von Kupferguss Fräswerkzeugbahnen.

Lötmaske

  • Problem:
    Gerber-Daten stehen im Konflikt mit der Via-Abdeckungsmethode
  • Risiko:
    Kann zu einer falschen Via-Abdeckung führen
  • Empfehlung:
    Stellen Sie die Konsistenz zwischen den Daten zur Durchkontaktierungsabdeckung und der Bohrmethode sicher.
  • Problem:
    Leitungen mit Pads ohne Öffnungen in der Lötmaske
  • Risiko:
    Kann dazu führen, dass die Lötmaske die Pads bedeckt
  • Empfehlung:
    Entwerfen Sie Lötmaskenöffnungen für Pads.
  • Problem:
    Übermäßiges Design der Lötmaske für Zinnleitungen
  • Risiko:
    Übermäßige Zinnleitungen können zu freiliegendem Kupfer führen
  • Empfehlung:
    Reduzieren Sie die Länge der Zinnleitungen.

Siebdruck

  • Problem:
    Zeichen überlappen sich mit Lötpads
  • Risiko:
    Kann zum Verlust von Zeichen führen
  • Empfehlung:
    Vermeiden Sie die Gestaltung von Zeichen auf Lötpads
  • Problem: Zu klein
    gestaltete Zeichen
  • Risiko:
    Kleine Zeichen sind schwer zu erkennen
  • Empfehlung:
    Vergrößern Sie die Zeichen entsprechend.
  • Problem:
    Vermeiden Sie die Gestaltung sich überschneidender Zeichen
  • Risiko:
    Führt zu unklaren Zeichen
  • Empfehlung: Vermeiden
    Sie beim Entwerfen überlappende Zeichen
  • Problem:
    Polaritätssymbole ausgeblendet
  • Risiko:
    Kann zum Verlust der Polaritätssymbole führen
  • Empfehlung:
    Stellen Sie sicher, dass wichtige Zeichen einen ausreichenden Abstand zu den Lötpads haben.

Brettkante

  • Problem:
    Komponentenpositionen sind gesperrt
  • Risiko:
    Verhindert Bewegungs- und Auswahlvorgänge
  • Empfehlung:
    Entriegeln Sie die Positionen der Komponenten
  • Problem:
    Breite der internen Schlitze weniger als 0,8 mm
  • Risiko: Das
    branchenübliche Mindestfräswerkzeug hat eine Breite von 0,8 mm, wodurch eine Bearbeitung unmöglich ist
  • Empfehlung:
    Entwerfen Sie interne Schlitze mit einer Breite von mehr als 0,8 mm
  • Problem: Entlang der
    Plattenkante sind doppelte Linien vorhanden
  • Risiko:
    Kann zu falschen Toleranzen an den Kanten der Leiterplatte führen
  • Empfehlung: Einzigartigkeit des
    Plattenumrisses sicherstellen

Über den Autor

Picture of Aidan Taylor
Aidan Taylor

Ich bin Aidan Taylor und habe über 10 Jahre Erfahrung im Bereich PCB Reverse Engineering, PCB Design und IC Unlock.

Teilen

Empfohlener Beitrag

Benötigen Sie Hilfe?

Nach oben scrollen

Sofortangebot

Instant Quote