¿Qué es un paquete SOIC?
El paquete SOIC (Small Outline Integrated Circuit) es un tipo de paquete IC de montaje superficial que se utiliza ampliamente en la industria electrónica. Fue introducido por primera vez por la empresa de electrónica Texas Instruments en 1985. El paquete SOIC es un paquete rectangular de plástico con terminales en dos lados. Los terminales están doblados hacia abajo y separados a una distancia de 1,27 mm (0,05 pulgadas).
El paquete SOIC está diseñado para montarse en una placa de circuito impreso (PCB) utilizando tecnología de montaje superficial (SMT). La SMT consiste en soldar los conductores del paquete directamente a la PCB, en lugar de insertarlos a través de los orificios de la placa.
Desarrollo de paquetes SOIC
El paquete SOIC se desarrolló para sustituir al paquete Dual Inline Package (DIP), más grande, que se utilizaba habitualmente en la industria electrónica en aquella época. El paquete DIP era voluminoso y requería mucho espacio en la placa, lo que limitaba el número de componentes que se podían instalar en una PCB.
El paquete SOIC se diseñó para ser más pequeño y compacto, lo que permitía instalar más componentes en una placa de circuito impreso. El paquete también se diseñó para montarse en la superficie de la placa, lo que reducía aún más el espacio necesario en la placa.
Estilos de paquetes SOIC
Existen varios estilos diferentes de paquetes SOIC, cada uno con sus propias características y especificaciones únicas. Los estilos más comunes de paquetes SOIC son:
El paquete SOIC de cuerpo estrecho (a veces denominado SOx_N o SOICx_N) es un tipo de paquete SOIC que tiene una anchura más estrecha en comparación con los otros dos tipos.
El paquete SOIC de cuerpo ancho (a veces denominado SOx_W o SOICx_W) es una versión más grande del paquete SOIC de cuerpo estrecho, con diferencias que se concentran principalmente en las dimensiones de WB y WL.
El paquete micro SOIC es otro estilo de paquete SOIC, diseñado solo para circuitos integrados de 8 o 10 pines. Este paquete es más pequeño que los otros dos estilos y tiene un paso de pines de 0,5 mm.
Dimensiones del paquete SOIC
Las dimensiones del paquete SOIC pueden variar en función del número de pines. A continuación se muestra una tabla con los tamaños más comunes de los paquetes SOIC y sus dimensiones:
| Package Size | Body Width (mm) | Body Length (mm) | Pin Count |
|---|---|---|---|
| SOIC-8 | 3.91 | 4.9 | 8 |
| SOIC-14 | 3.91 | 8.65 | 14 |
| SOIC-16 | 3.91 | 9.9 | 16 |
| SOIC-20 | 3.91 | 12.8 | 20 |
| SOIC-24 | 3.91 | 14.4 | 24 |
| SOIC-28 | 3.91 | 15.4 | 28 |
Estándar JEDEC y JEITA/EIAJ
JEDEC son las siglas de Joint Electron Device Engineering Council (Consejo Conjunto de Ingeniería de Dispositivos Electrónicos), mientras que JEITA/EIAJ son las siglas de Japan Electronics and Information Technology Industries Association (Asociación Japonesa de Industrias Electrónicas y de Tecnología de la Información) / Electronic Industries Association of Japan (Asociación de Industrias Electrónicas de Japón). Se trata de dos organizaciones industriales que desarrollan y publican normas para componentes electrónicos, incluidos los paquetes de circuitos integrados como SOIC.
La norma de JEDEC para SOIC es MS-012, que especifica un paquete plástico de doble contorno pequeño con forma de ala de gaviota con un paso de pines de 1,27 mm, un ancho de cuerpo de 3,9 mm y varios recuentos de pines que van de 8 a 28.
La norma de JEITA/EIAJ para SOIC es ED-7300, que especifica un paquete de plástico de contorno pequeño con un paso de pines de 1,27 mm, anchos de cuerpo de 5,3 mm (Tipo II) o 7,5 mm (Tipo III) y varios recuentos de pines que van de 8 a 48.
Tenga en cuenta que:
- EIAJ utiliza convencionalmente SOP (5,3 mm de ancho de cuerpo);
- JEDEC utiliza convencionalmente SOIC (con dos anchuras de cuerpo: 3,9 mm y 7,5 mm);
Sin embargo, algunas empresas no siguen estas convenciones, como UTC, que utiliza SOP (con dos anchuras de cuerpo: 3,9 mm y 7,5 mm);
También hay muchos fabricantes que utilizan SO, DSO, SOL, etc.
Compara JEDEC y JEITA/EIAJ
Las dimensiones especificadas por las normas JEDEC y JEITA/EIAJ para los paquetes SOP son diferentes e incompatibles entre sí. Las principales diferencias entre ambas normas se reflejan en los valores de anchura del paquete (WB) y anchura del conductor (WL). La siguiente tabla muestra los valores de WB y WL para los paquetes SOP más utilizados según estas dos normas:
| Pin Count | WB (JEDEC) | WB (EIAJ) | WL (JEDEC) | WL (EIAJ) |
|---|---|---|---|---|
| 8 | 150 mil (3.8 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm) |
310 mil (7.9 mm) |
| 14 | 150 mil (3.8 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm) |
310 mil (7.9 mm) |
| 16 | 150 mil (3.8 mm)/ 300 mil (7.5 mm) |
208 mil (5.3 mm) |
236 mil (6.0 mm)/ 400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 18 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 20 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
| 24 | 300 mil (7.5 mm) |
208 mil (5.3 mm) |
400 mil (10.2 mm) |
310 mil (7.9 mm) |
Nota: «WB» significa anchura del cuerpo, «WL» significa anchura del plomo.
Aplicación SOIC
- Amplificadores operacionales y reguladores de voltaje. (SOIC-8)
- Temporizadores y contadores. (SOIC-14)
- Microcontroladores y chips de memoria. (SOIC-16)
- Convertidores analógico-digitales (ADC) y convertidores digital-analógicos (DAC). (SOIC-20)
- Microprocesadores y procesadores de señales digitales (DSP). (SOIC-28)
Abreviatura y significado de SOIC
| Abbreviation | Meaning |
|---|---|
| SOP | Small Outline Package |
| DSO | Dual Small Outline Package |
| SO | Small Outline |
| SOL | Small Outline L-leaded package |
| SOIC | Small Outline Integrated Circuit |
| SOW | Small Outline Package (Wide-Type) |
| SSOP | Shrink Small Outline Package |
| VSOP | Very Small Outline Package |
| VSSOP | Very Shrink Small Outline Package |
| TSOP | Thin Small Outline Package |
| TSSOP | Thin Shrink Small Outline Package |
| MSOP | Mini Small Outline Package |
| SOJ | Small Outline J-Leaded Package |
| SOT | Small Outline Transistor (sometimes called SC) |
Comprobaciones técnicas para SOIC package footprint, soldering, and inspection
Antes de usar SOIC package footprint, soldering, and inspection en un flujo de PCB, firmware, reparación o validación, confirme los detalles que suelen decidir si el diseño funciona de forma fiable.
Checklist de diseño y diagnóstico
| Área | Qué revisar | Por qué importa |
|---|---|---|
| Footprint | Check pitch, body width, lead span, toe/heel fillets, and IPC land-pattern class | SOIC variants look similar but require different pads |
| Assembly | Control paste aperture, stencil thickness, reflow profile, and component alignment | Solder bridges and insufficient fillets are common on dense SOIC layouts |
| Inspection | Inspect polarity mark, pin 1, coplanarity, solder wetting, and rework temperature | Good package handling prevents latent field failures |
Estas comprobaciones conectan la intención de búsqueda sobre SOIC package con decisiones reales de placa, selección de componentes y análisis de fallos.
SOIC package layout checklist - SOIC package
Esta seccion de SOIC package layout checklist ayuda a revisar SOIC package con foco en pin pitch, body width, gull-wing lead geometry, land pattern, solder fillet, thermal limits, and inspection access. Use esta comprobacion antes de cerrar el esquema, el footprint o la validacion de PCB.
Checklist practico
- Verify the package pitch and body width against the component drawing before footprint release.
- Check toe, heel, and side solder fillet targets for the assembly class and inspection method.
- Reserve enough clearance for rework tools when the SOIC package sits near connectors or shields.
FAQ
Cuando debe revisarse Revise SOIC package antes de liberar layout y otra vez despues de mediciones reales.
