Apa itu LVDS?
LVDS (Low Voltage Differential Signaling) adalah teknologi sinyal diferensial beramplitude rendah yang menggunakan sinyal beramplitude sangat rendah (250 mV–450 mV) untuk mentransmisikan data melalui sepasang jalur PCB paralel atau kabel seimbang.
Manfaat Teknologi LVDS
Mengurangi EMI
Standar transmisi LVDS menggunakan mode arus untuk menggerakkan sinyal keluaran, yang tidak menimbulkan efek ringing maupun lonjakan sinyal akibat peralihan sinyal, serta memiliki karakteristik EMI yang baik.
Konsumsi daya rendah
Karena teknik pensinyalan diferensial LVDS mengurangi masalah gangguan, maka amplitudo tegangan sinyal yang lebih rendah dapat digunakan. Fitur ini sangat penting, karena memungkinkan peningkatan laju transfer data dan pengurangan konsumsi daya. Amplitudo penggerak yang rendah berarti data dapat dibalik lebih cepat.
Transfer yang sangat efisien
Karena penggerak beroperasi dalam mode sumber arus konstan, konsumsi daya hampir tidak berubah seiring dengan perubahan frekuensi, dan konsumsi daya pada satu saluran sangat rendah. Oleh karena itu, setelah menerapkan teknologi ini, selama panjang sepasang saluran transmisi paralel cukup konsisten, dan teknologi impedansi terminasi yang sesuai diterapkan di sisi penerima untuk mengurangi timbulnya sinyal pantulan, kecepatan transmisi data yang sangat tinggi dapat dicapai.
Bagaimana cara kerja LVDS?
Diagram skematik di bawah ini menjelaskan cara kerja LVDS. Penggeraknya terdiri dari sumber arus konstan (biasanya 3,5 mA) yang menggerakkan sepasang jalur sinyal diferensial. Amplitudo arus dan tegangan yang mengalir melalui kedua jalur sinyal diferensial paralel tersebut berlawanan arah, dan sinyal gangguan terhubung ke kedua jalur tersebut secara bersamaan. Penerima hanya memperhatikan selisih antara kedua sinyal tersebut, sehingga gangguan tersebut saling meniadakan. Karena medan elektromagnetik di sekitar kedua jalur sinyal tersebut juga saling meniadakan, transmisi sinyal diferensial memiliki radiasi elektromagnetik yang jauh lebih sedikit daripada transmisi sinyal jalur tunggal. Terdapat impedansi masukan DC yang tinggi pada penerima (yang hampir tidak menarik arus), sehingga hampir seluruh arus penggerak akan mengalir melalui resistor terminasi 100 ohm untuk menghasilkan sekitar 350 mV pada masukan penerima.
Ketika status penggerak dibalik, arah aliran arus melalui resistor pun berubah, sehingga menghasilkan status logika "0" atau "1" yang efektif di sisi penerima.
Fitur LVDS
- Kemampuan transmisi berkecepatan tinggi hingga 2 Gbps;
- Tegangan rendah, konsumsi daya rendah;
- LVDS menggunakan proses CMOS;
- Konsumsi daya statis rendah;
- Radiasi kebisingan rendah;
- Penggunaan mode transmisi diferensial memiliki kemampuan anti-interferensi yang kuat.
Aturan Desain Sinyal LVDS
Dalam proses merancang sinyal LVD, harap pertimbangkan faktor-faktor berikut:
1. Gangguan elektromagnetik
Desain filter sinyal LVDS terutama ditujukan untuk merancang filter pada sinyal jam dan sinyal bus. Sinyal jam dilengkapi dengan desain filter RC di ujung pengirim untuk mengurangi gangguan radiasi eksternal pada sinyal jam. Untuk sinyal diferensial, desain filter perlu dilengkapi dengan induktor mode umum di port untuk menyaring dan menekan gangguan mode umum.
2. Gangguan pada jalur tetap
Jalur gangguan umumnya adalah jalur catu daya atau jalur sinyal, sehingga desain sirkuit LVDS hanya perlu dilengkapi dengan desain perlindungan pada antarmuka, serta meningkatkan kapasitansi ke ground setelah menambahkan magnetik bead untuk menyerap gangguan pada antarmuka, sehingga gangguan tersebut dapat dialirkan melalui jalur tercepat.
3. Gangguan lingkungan
Gangguan ini disebabkan oleh radiasi elektromagnetik dari sumber-sumber eksternal di lingkungan sekitar, dan langkah-langkah perlindungan seperti penambahan manik-manik ferit dan kapasitor sering digunakan untuk mengurangi dampak gangguan tersebut.
Untuk mengurangi crosstalk antara sinyal single-ended dan sinyal LVDS, lakukan hal berikut:
- Sinyal single-ended harus berjarak setidaknya 12 mm dari sinyal LVDS pada lapisan PCB yang sama;
- Jarak antara jalur diferensial tidak boleh melebihi dua kali lebar jalur sinyal, dan ketebalan papan sirkuit harus lebih besar dari jarak antara jalur sinyal;
- Jarak antara dua pasangan diferensial yang berdekatan harus lebih besar dari atau sama dengan 2 kali jarak antara jalur sinyal independen.
4. Penyesuaian impedansi
Saat merancang penyesuaian impedansi untuk sinyal LVDS, hal-hal berikut harus diperhatikan:
- PCB harus memiliki setidaknya 4 lapisan, dan sinyal LVDS serta sinyal TTL/CMOS harus diisolasi dengan lapisan daya atau lapisan ground; Penggerak dan penerima LVDS harus ditempatkan sedekat mungkin dengan konektor;
- Tempatkan kapasitor 4,7μF atau 10μF dekat dengan pin Vcc driver atau penerima, dan pertimbangkan kesesuaian antara frekuensi operasi sinyal dan frekuensi operasi optimal kapasitor;
- Tempatkan setidaknya satu kapasitor 0,1μF dan satu kapasitor 0,001μF di dekat pin Vcc penggerak atau penerima;
- Jalur daya dan ground harus selebar mungkin untuk mengurangi impedansi balik daya.
