Microcontrolador STM32H750VBT6

Núcleo

• Núcleo Arm Cortex-M7 de 32 bits con FPU de doble precisión y caché L1: 16 Kbytes de datos y 16 Kbytes de caché de instrucciones; frecuencia de hasta 400 MHz, MPU, 856 DMIPS/2,14 DMIPS/MHz (Dhrystone 2.1) e instrucciones DSP.

Memoria

• Interfaz de memoria Quad-SPI de modo dual con frecuencia de funcionamiento de hasta 133 MHz.
• Controlador de memoria externa flexible con bus de datos de hasta 32 bits: SRAM, PSRAM, NOR Flash hasta 133 MHz en modo síncrono, SDRAM/LPSDR SDRAM, NAND Flash de 8/16 bits.

Seguridad

• ROP, PC-ROP, compatibilidad con actualización segura de firmware, manipulación activa, modo de acceso seguro.

E/S general

• Hasta 168 puertos de E/S con capacidad de interrupción.

Restablecimiento y gestión de la alimentación

• 3 dominios de alimentación independientes con control/gating de reloj individual.
• Alimentación de aplicación y voltaje de E/S de 1,62 V a 3,6 V.
• POR, PDR, PVD y BOR.
• Fuente de alimentación USB integrada para PHY interno a través de un regulador interno de 3,3 V.
• Regulador integrado (LDO) con salida configurable y escalable para circuitos digitales.
• Escalado de voltaje en los modos de funcionamiento y parada (5 rangos configurables).
• Regulador de respaldo (~0,9 V).
• Referencia de voltaje para periféricos analógicos/VREF+.
• Modos de bajo consumo: reposo, parada, espera y VBAT para carga de batería.

Bajo consumo

• Consumo total de corriente muy bajo, hasta 4 µA.

Gestión del reloj

• Osciladores internos: HSI de 64 MHz, HSI48 de 48 MHz, CSI de 4 MHz, LSI de 32 kHz.
• Osciladores externos: HSE de 4-48 MHz, LSE de 32,768 kHz.
• 3 PLL con modo fraccional.

Matriz de interconexión

• 3 matrices de bus (1 AXI y 2 AHB).
• Puentes (5 AHB2-APB, 2 AXI2-AHB).

Controladores DMA

• 4 controladores DMA que descargan la CPU.
• 1 controlador de acceso directo a memoria (MDMA) maestro de alta velocidad con soporte para listas enlazadas.
• 2 DMA de doble puerto con FIFO.
• 1 DMA básico con enrutador de solicitudes.

Periféricos analógicos

• 3 ADC, con una resolución de hasta 16 bits (hasta 36 canales a 12 bits, 4,5 MSPS).
• 1 sensor de temperatura.
• 2 convertidores D/A de 12 bits (1 MHz).
• 2 comparadores de consumo ultrabajo.
• 2 amplificadores operacionales (ancho de banda de 8 MHz).
• 1 filtro digital para modulación sigma-delta (DFSDM) con hasta 8 canales y 4 filtros.

Gráficos

• Controlador LCD-TFT con resolución de hasta XGA.
• Acelerador gráfico Chrom-ART (DMA2D) para reducir la carga de la CPU.
• Códec JPEG por hardware.

Temporizadores y watchdogs

• 1 temporizador de alta resolución (resolución máxima de 2,5 ns).
• 2 temporizadores de 32 bits con hasta 4 contadores I2C/OC/PWM o de pulsos y entradas de codificador en cuadratura (incremental) (hasta 200 MHz).
• 2 temporizadores avanzados de control de motor de 16 bits (hasta 200 MHz).
• 10 temporizadores de uso general de 16 bits (hasta 200 MHz).
• 5 temporizadores de baja potencia de 16 bits (hasta 200 MHz).
• 2 watchdogs (independientes y de ventana).
• 1 temporizador SysTick.
• RTC con precisión inferior al segundo y calendario de hardware.

Aceleración de cifrado

• AES 128/192/256, TDES.
• Hash (MD5, SHA-1, SHA-2), HMAC.
• Generador de números aleatorios verdaderos.

Depuración

• Interfaces SWD y JTAG.
• Búfer de rastreo integrado de nivel kilobyte.